Fazit
Die zeilenweise Inferenz lohnt sich, wenn der Buffer deutlich größer als das rezeptive Feld ist und ein kompilierendes Backend wie TensorRT zum Einsatz kommt. Für latenzkritische Anwendungen empfehlen sich sehr kleine Vorschübe (K=1 oder 2), für maximale Recheneffizienz größere (K=32 oder 64). Mehr als die architekturbedingte Obergrenze erreicht nur ein anderes Backbone. Für Inspektionssysteme heißt das, Netze von Beginn an für den Betrieb mit Zeilensensoren zu entwerfen. Gerade in der sensorgestützten Sortierung lohnt diese Betrachtung, da hier Deep-Learning-Verfahren komplexe Materialeigenschaften erkennen, die sich mit klassischen Merkmalen nur schwer abbilden lassen, etwa optisch ähnliche Kunststoffe im Recycling oder produktspezifische Fehlerbilder. Mit dem vorgestellten Modell lässt sich bereits in der Planungsphase prüfen, ob ein solches Netz auf der vorgesehenen Hardware echtzeitfähig ist.
www.iosb.fraunhofer.de
